这两个项目都旨在解决人工智能芯片被内存限制的日益严重的问题。尚未被证实为可行的HBM替代方案的技术。
中国存储网消息，近日，韩国和日本的研究人员提出了两个独立的内存集成提案，旨在提升HBM（高带宽内存）容量和带宽，同时避免将更多热量困在越来越高的动态随机存取存储器（DRAM）堆栈中，而这正是未来AI加速器面临的最紧迫挑战之一。在2026年6月举办的IEEE/JSAPVLSI技术与电路研讨会上，这两种方法——来自韩国研究合作组的V-Die和东京大学领导团队的MOSAIC——都探讨了同一大方向：将DRAM存储芯片置于边缘，而非像传统重力机（HBM）那样仅向上堆叠存储芯片。
（图片来源：AMD）
这项名为垂直模具（V-Die）的韩国提案由蔚山国立科学技术研究院（UNIST）的研究人员提出。该设计将定制DRAM芯片竖直旋转，通过硅孔下落以腾出芯片面积以安装更多存储单元，赋予每个芯片自己的底部边缘I/O，并在相邻芯片间运行液冷通道。在对 HBM4 系统等容量的模拟中，V-Die 系统在 GPT-3 工作负载下实现了每秒 540 个令牌，而 HBM4 为每秒 296 个令牌。
日本项目MOSAIC采用了类似的“横向堆栈”理念，但更注重将如此多垂直芯片连接到GPU或封装基板的实际难度。由东京大学研究人员展示的MOSAIC工作采用正交芯片堆叠和非接触式芯片对芯片接口，数据通过微小的感应线圈传输，而非要求每个信号垫都完美落在物理接触点上。研究人员表示，原型接口每通道最高可达4 Gbps，而内存结构在DRAM与GPU配置下可将HBM4级容量翻倍。
这两个项目都旨在解决人工智能芯片被内存限制的日益严重的问题。现代加速器可以执行大量计算，但大型且强大的模型依赖于在内存和计算之间传输大量数据。这就是为什么 HBM 成为现代人工智能硬件的定义性技术之一。
该技术通过将多个DRAM芯片垂直堆叠在一个基座芯片上，并非常靠近处理器放置，解决了内存墙问题。例如，英伟达的Blackwell Ultra B300搭载了高达288GB的HBM3E内存，没有这些内存，大部分硅片将闲置等待数据。这些芯片通过贯硅孔（TSV）连接——硅孔中刻有微小的垂直通道，内填金属。
声明： 此文观点不代表本站立场；转载须要保留原文链接；版权疑问请联系我们。
